Giải thích về đường ray nguồn của bảng logic MacBook:ALL_SYS_PWRGD và trạng thái S3

Tạo đường ray nguồn S3 trên bảng logic Apple

1. CPU/PCH U0500 xuất ra tín hiệu điều khiển PM_SLP_S5_L để thông báo cho SMC (Bộ điều khiển quản lý hệ thống) rằng quá trình chuyển đổi trạng thái nguồn của MacBook sẽ bắt đầu.
2. CPU/PCHU0500 sau đó xuất tín hiệu PM_SLP_S4_L tới U7501 PMIC để kích hoạt đường ray nguồn PP5V_S3. Đường ray điện PP5V_S3 là đường ray điện trạng thái S3 đầu tiên và có điện áp là 5V.

1. Tín hiệu PM_SLP_S4_L đi qua điện trở R8112, được đổi tên thành P3V3S3_EN, để kích hoạt đường ray nguồn PP3V3_S3. Điện áp của ray nguồn PP3V3_S3 là 3,3V.
2. Tín hiệu PM_SLP_S4_L đi qua điện trở R8116, đổi tên thành P1V8S3_EN để tạo ra đường ray điện PP1V8_S3. Điện áp của ray nguồn PP1V8_S3 là 1,8V.
3. Tín hiệu PM_SLP_S4_L đi qua điện trở 20k-ohm R8116, được đổi tên thành DDRREG_EN để tạo đường ray nguồn PP1V2_S3. Rail điện PP1V2_S3 dùng để cấp nguồn cho chip nhớ DDR3, điện áp là 1,2V.
4. Tín hiệu PM_SLP_S4_L đi qua điện trở 100-ohm R8117, được đổi tên thành USB_PWR_EN để bật nguồn VBUS cho cổng USB. Điện áp VBUS của cổng USB là 5V.
5. Tín hiệu điều khiển PM_SLP_S4_L cũng được sử dụng để bật bàn di chuột và thiết bị Bluetooth.

Lưu ý:Các đường ray nguồn S3 này không được tạo cùng lúc. Các mạch trễ RC được sử dụng để điều khiển thời gian trễ, do đó điều khiển thời gian. Bằng cách thay đổi giá trị của điện trở và tụ điện, chúng ta có thể có được thời gian trễ theo ý muốn.

Tạo đường ray điện S0 trên bảng logic Apple

1. Sau đó, CPU/PCH U0500 xuất ra tín hiệu PM_SLP_S3_L để chuyển đổi trạng thái nguồn của bo mạch logic Mac từ trạng thái S3 sang trạng thái S0 (bật nguồn).
2. Tín hiệu điều khiển PM_SLP_S3_L đi qua điện trở R8187, được đổi tên thành P5VS0_EN, để tạo ra đường ray nguồn PP5V_S0. Điện áp của ray nguồn PP5V_S0 là 5V.
3. Tín hiệu điều khiển PM_SLP_S3_L đi qua điện trở 20k-ohm R8186, được đổi tên thành P3V3S0_EN, để tạo ra đường ray nguồn PP3V3_S0. Điện áp của ray nguồn PP3V3_S0 là 3,3V.
4. Tín hiệu điều khiển PM_SLP_S3_L đi qua điện trở R8185, được đổi tên thành P1V05S0_EN, để tạo ra đường ray nguồn PP1V05_S0. Điện áp của đường ray điện PP1V05_S0 là 1,05V. Đường ray điện này được CPU/PCH Intel và các bus hệ thống của nó sử dụng.
5. Tín hiệu điều khiển PM_SLP_S3_L đi qua cổng logic AND U8180, được đổi tên thành PM_SLP_S3_BUF_L. Cổng AND_logic được sử dụng để tăng cường độ tín hiệu điều khiển PM_SLP_S3_L. Điện áp của tín hiệu điều khiển PM_SLP_S3_BUF_L là 3,3V.

1. Tín hiệu điều khiển PM_SLP_S3_BUF_L đi tới công tắc U7870 tạo ra đường ray nguồn PP1V5_S0. Điện áp của ray nguồn PP1V5_S0 là 1,5V.
2. Tín hiệu điều khiển 3,3V PM_SLP_S3_BUF_L cũng được sử dụng làm đường ray nguồn để thăm dò tín hiệu điều khiển ALL_SYS_PWRGD thông qua điện trở R8167 10K-ohm. Đây là lý do tại sao chúng ta cần phiên bản powerfol của PM_SLP_S3_BUF_L thay vì phiên bản yếu của PM_SLP_S3_L.

Lưu ý:Các đường ray điện S0 này không được tạo cùng lúc. Thời gian được xác định bởi tín hiệu điều khiển PM_SLP_S3_L và các mạch trễ RC liên quan.

Tầm quan trọng của tín hiệu ALL_SYS_PWRGD

Apple đã phát triển một cơ chế xác nhận phức tạp để đảm bảo tất cả các đường ray điện được tạo ra đều ổn định và tốt (GD là viết tắt của good) để sử dụng. Nếu tất cả các đường ray nguồn đều tốt thì tín hiệu ALL_SYS_PWRGD hợp lệ sẽ được tạo ra. Điện áp ALL_SYS_PWRGD là 3,3V.

Tín hiệu ALL_SYS_PWRGD hợp lệ sẽ kiểm tra các đường ray nguồn này:PP1V8_S3, PP5V_S3, PP1V2_S3, PP1V05_S0, PP5V_S0, PP3V3_S0, PP1V5_S0. Bất kỳ trục trặc nào trong số các đường ray nguồn ở trạng thái S3 hoặc S0 này sẽ làm giảm tín hiệu ALL_SYS_PWRGD và chấm dứt quá trình bật nguồn thông thường của máy tính Apple.

Tín hiệu ALL_SYS_PWRGD sẽ được báo cáo tới SMC. SMC sẽ xử lý tín hiệu này và chuẩn bị tạo đường nguồn cuối cùng – đường nguồn CPU/PCH Vcore.