Giải Thích Các Đường Nguồn Cấp Logic Board MacBook: ALL_SYS_PWRGD Và Trạng Thái S3

Tạo Các Đường Nguồn S3 Của Logic Board Apple

1. U0500 CPU/PCH xuất tín hiệu điều khiển PM_SLP_S5_L để thông báo cho SMC (System Management Controller) rằng chuyển đổi trạng thái nguồn MacBook sẽ bắt đầu.
2. U0500 CPU/PCH sau đó xuất tín hiệu PM_SLP_S4_L đến U7501 PMIC để bật đường nguồn PP5V_S3. Đường nguồn PP5V_S3 là đường nguồn đầu tiên của trạng thái S3 và điện áp là 5V.

3. Tín hiệu PM_SLP_S4_L đi qua điện trở R8112, được đổi tên thành P3V3S3_EN, để bật đường nguồn PP3V3_S3. Điện áp đường nguồn PP3V3_S3 là 3.3V.
4. Tín hiệu PM_SLP_S4_L đi qua điện trở R8116, được đổi tên thành P1V8S3_EN để tạo đường nguồn PP1V8_S3. Điện áp đường nguồn PP1V8_S3 là 1.8V.
5. Tín hiệu PM_SLP_S4_L đi qua điện trở 20k-ohm R8116, được đổi tên thành DDRREG_EN để tạo đường nguồn PP1V2_S3. Đường nguồn PP1V2_S3 dùng để cấp nguồn cho chip nhớ DDR3, điện áp 1.2V.
6. Tín hiệu PM_SLP_S4_L đi qua điện trở 100-ohm R8117, được đổi tên thành USB_PWR_EN để bật đường nguồn VBUS cổng USB. Điện áp đường nguồn VBUS cổng USB là 5V.
7. Tín hiệu điều khiển PM_SLP_S4_L cũng được dùng để bật touchpad và thiết bị Bluetooth.

Lưu ý: Các đường nguồn S3 này không được tạo cùng một lúc. Mạch chậm RC được dùng để kiểm soát thời gian trễ, do đó là thời điểm. Bằng cách thay đổi giá trị điện trở và tụ điện, chúng ta có thể có thời gian trễ như mong muốn.

Tạo Các Đường Nguồn S0 Của Logic Board Apple

1. U0500 CPU/PCH sau đó xuất tín hiệu PM_SLP_S3_L để chuyển trạng thái nguồn logic board Mac từ S3 sang trạng thái S0 (bật nguồn).
2. Tín hiệu điều khiển PM_SLP_S3_L đi qua điện trở R8187, được đổi tên thành P5VS0_EN, để tạo đường nguồn PP5V_S0. Điện áp đường nguồn PP5V_S0 là 5V.
3. Tín hiệu điều khiển PM_SLP_S3_L đi qua điện trở 20k-ohm R8186, được đổi tên thành P3V3S0_EN, để tạo đường nguồn PP3V3_S0. Điện áp đường nguồn PP3V3_S0 là 3.3V.
4. Tín hiệu điều khiển PM_SLP_S3_L đi qua điện trở R8185, được đổi tên thành P1V05S0_EN, để tạo đường nguồn PP1V05_S0. Điện áp đường nguồn PP1V05_S0 là 1.05V. Đường nguồn này được dùng bởi CPU/PCH Intel và bus hệ thống của nó.
5. Tín hiệu điều khiển PM_SLP_S3_L đi qua cổng AND-logic U8180, được đổi tên thành PM_SLP_S3_BUF_L. Cổng AND_logic được dùng để tăng cường độ mạnh của tín hiệu điều khiển PM_SLP_S3_L. Điện áp tín hiệu điều khiển PM_SLP_S3_BUF_L là 3.3V.

6. Tín hiệu điều khiển PM_SLP_S3_BUF_L đi đến công tắc U7870 tạo đường nguồn PP1V5_S0. Điện áp đường nguồn PP1V5_S0 là 1.5V.
7. Tín hiệu điều khiển PM_SLP_S3_BUF_L 3.3V cũng được dùng như đường nguồn để kéo lên tín hiệu điều khiển ALL_SYS_PWRGD qua điện trở 10K-ohm R8167. Đây là lý do chúng ta cần phiên bản mạnh của PM_SLP_S3_BUF_L thay vì phiên bản yếu của PM_SLP_S3_L.

Lưu ý: Các đường nguồn S0 này không được tạo cùng lúc. Thời điểm được xác định bởi tín hiệu điều khiển PM_SLP_S3_L và các mạch chậm RC liên quan.

Tầm Quan Trọng Của Tín Hiệu ALL_SYS_PWRGD

Apple đã phát triển cơ chế xác thực phức tạp để đảm bảo tất cả đường nguồn được tạo ổn định và tốt (GD là viết tắt của good) để sử dụng. Nếu tất cả đường nguồn đều tốt, thì một tín hiệu ALL_SYS_PWRGD hợp lệ sẽ được tạo ra. Điện áp ALL_SYS_PWRGD là 3.3V.

Một tín hiệu ALL_SYS_PWRGD hợp lệ kiểm tra các đường nguồn này: PP1V8_S3, PP5V_S3, PP1V2_S3, PP1V05_S0, PP5V_S0, PP3V3_S0, PP1V5_S0. Bất kỳ đường nguồn trạng thái S3 hoặc S0 nào bị lỗi sẽ kéo thấp tín hiệu ALL_SYS_PWRGD và chấm dứt quy trình bật nguồn bình thường của máy tính Apple.

Tín hiệu ALL_SYS_PWRGD sẽ được báo cáo cho SMC. SMC sẽ xử lý tín hiệu này và chuẩn bị tạo đường nguồn cuối cùng – đường nguồn Vcore CPU/PCH.